상단여백
HOME Issue
초격차 반도체 기술 또 개발한 삼성...D램칩 12단 쌓아기존 제품과 동일한 크기로 3배 용량 구현 가능해
이재용 삼성전자 부회장이 지난 8월6일 삼성전자 천안사업장 내 반도체 패키징 라인을 둘러보고 있다.(사진=삼성전자 제공)

[e경제뉴스 이춘영 기자] 삼성전자가 반도체부문에서 초격차를 이어갈 기술개발에 잇따른 성공 기록을 세우고 있다.

삼성전자는 업계 최초로 D램 칩 12개를 적층해 수직으로 쌓아올리는 ‘12단 3D-TSV(3차원 실리콘 관통전극, 3D Through Silicon Via)’ 기술을 개발했다고 7일 밝혔다. 또 다시 패키징 기술에서도 경쟁업체와 초격차를 벌린 셈이다.

‘12단 3D-TSV’는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에

마이크로미터(㎛, 머리카락 굵기의 20분의 1)단위 직경의 전자 이동 통로(TSV) 6만개를 만들어 오차 없이 연결하는 첨단 패키징 기술이다.

이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난이도가 높은 기술이다.

‘3D-TSV’는 기존 와이어 본딩(Wire Bonding) 기술보다 칩들 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징이다.

3D-TSV 와이어본딩 비교이미지

삼성전자는 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(720㎛, 업계 표준)를 유지하면서도 12개의 D램 칩을 적층해 고객들은 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐다.

또한 고대역폭 메모리에 ‘12단 3D-TSV’ 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있다.

이 기술에 최신 16기가비트(Gb) D램 칩을 적용하면 업계 최대 용량인 24기가바이트(GB) HBM(고대역폭 메모리, High Bandwidth Memory) 제품도 구현할 수 있다.

이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

반도체 제조는 산화·노광·식각·증착 등의 '전공정'과 테스트와 패키징을 다루는 후공정으로 나뉜다. 어떻게 반도체를 패키징하느냐 따라 반도체의 속도와 전력 소모, 요령 등 성능과 생산 효율성을 높일 수 있어 삼성전자는 그동안 패키징 기술을 주요 미래 연구 과제로 삼아 왔다.

삼성전자 DS부문 TSP총괄 백홍주 부사장은 “AI, 자율주행, HPC(High-Performance Computing) 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다”며 “기술의 한계를 극복한 혁신적인 ‘12단 3D-TSV 기술’로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다”고 말했다.

8단-12단 구조 비교 이미지(삼성전자 제공)

삼성전자는 고객 수요에 맞춰 ‘12단 3D-TSV’ 기술을 적용한 고용량 HBM 제품을 적기에 공급해 프리미엄 반도체 시장을 지속 선도해 나갈 계획이다.

 

이춘영 기자  webmaster@e-conomy.co.kr

<저작권자 © e경제뉴스, 무단 전재 및 재배포 금지>

이춘영 기자의 다른기사 보기
icon인기기사
기사 댓글 0
전체보기
첫번째 댓글을 남겨주세요.
Back to Top